

# ELECTRÓNICA DIGITAL 2

## CLASE 5


### Programación en Lenguaje Ensamblador: Control de Displays de 7 Segmentos mediante Multiplexación

Ing. Emiliano Migliore


# Multiplexación de Displays de 7 Segmentos

Un Display es una colección de Leds ubicados de forma estratégica. Si se los agrupa uniéndolos sus cátodos será de CÁTODO COMUN, o bien agrupando sus ánodos será de ÁNODO COMUN. Por otro lado estos Leds pueden ser fabricados en forma de Puntos o Segmentos:

**Cátodo Común**




**Ánodo Común**



La técnica de multiplexación, consiste en encender cada display secuencialmente a una frecuencia a la que parezca que se encuentran todos encendidos:

$$f = 50\text{Hz} \Rightarrow T = \frac{1}{f} = 20\text{ms} \rightarrow t_{\text{DELAY}} = \frac{T}{N_{\text{DSPL}}} = \frac{20\text{ms}}{3} = 6,66\text{ms} \approx 7\text{ms}$$



# Tablas de Decodificación de Displays de 7 Segmentos

Para formar los números a visualizar, se deben encender los segmentos correspondientes a ese numero.


Se debe recordar que:

- El display de Ánodo Común implica que los segmentos solo se encenderá conectándolos a masa: (0V – Lógica Negativa).
- El display de Cátodo Común implica que los segmentos solo se encenderá conectándolos a alimentación: (5V – Lógica Positiva).

El octavo bit corresponde al punto (dp), que no se visualizará aquí. Por lo tanto, se mantendrá apagado.

| Tabla Display Ánodo Común |    |   |   |   |   |   |   |   |      |
|---------------------------|----|---|---|---|---|---|---|---|------|
| Carácter                  | dp | g | f | e | d | c | b | a | HEX  |
| 0                         | 1  | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0x40 |
| 1                         | 1  | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 0x79 |
| 2                         | 1  | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0x24 |
| 3                         | 1  | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0x30 |
| 4                         | 1  | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0x19 |
| 5                         | 1  | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0x12 |
| 6                         | 1  | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0x02 |
| 7                         | 1  | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0x78 |
| 8                         | 1  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0x00 |
| 9                         | 1  | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0x18 |

| Tabla Display Cátodo Común |    |   |   |   |   |   |   |   |      |
|----------------------------|----|---|---|---|---|---|---|---|------|
| Carácter                   | dp | g | f | e | d | c | b | a | HEX  |
| 0                          | 0  | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0x3F |
| 1                          | 0  | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0x06 |
| 2                          | 0  | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0x5B |
| 3                          | 0  | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0x4F |
| 4                          | 0  | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0x66 |
| 5                          | 0  | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0x6D |
| 6                          | 0  | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0x7D |
| 7                          | 0  | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0x07 |
| 8                          | 0  | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0x7F |
| 9                          | 0  | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0x67 |



# Interfaces para Multiplexado de Displays de 7 Segmentos

Sean:

$$Display (DSPL) \begin{cases} 1 = \text{Ánodo Común} \\ 0 = \text{Cátodo Común} \end{cases}$$

Línea de Control (LC)  $\begin{cases} 1 = \text{Lógica Positiva} \Rightarrow Q(NPN) \rightarrow \text{Activa por Saturación} \end{cases}$

Línea de Datos (LD)  $\begin{cases} 0 = \text{Lógica Negativa} \Rightarrow Q(PNP) \rightarrow \text{Activa por Corte} \end{cases}$

La corriente consumida por segmento del DSPL será:

$$I_D = \frac{I_{PORT,max}}{N_{seg}} = \frac{90mA}{7} = 12mA \Rightarrow \begin{cases} \text{si } I_D < 12mA \Rightarrow LD \text{ Pasiva (Resistores)} \\ \text{si } I_D \geq 12mA \Rightarrow LD \text{ Activa (Transistores o Buffers)} \end{cases}$$

## ELECTRICAL SPECIFICATIONS

### Absolute Maximum Ratings<sup>(†)</sup>

Maximum output current sunk by any I/O pin..... 25 mA


Maximum output current sourced by any I/O pin ..... 25 mA

Maximum current sunk by all ports (combined)<sup>(2)</sup> ..... 90 mA

Maximum current sourced by all ports (combined)<sup>(2)</sup> ..... 90 mA


**Note 2:** PORTD and PORTE are implemented on PIC16F886/PIC16F887 only.

## Interfaz con Lógica Negativa




**Caso en que DSPL=1 – LC=0 – LD=0**

## Interfaz con Lógica Positiva




**Caso en que DSPL=0 – LC=1 – LD=1**

# Interfaz con Lógica Mixta



**Caso en que DSPL=1 – LC=0 – LD=1**


# Análisis de Interfaz con Lógica Negativa



**Caso en que DSPL=1 – LC=0 – LD=0**



# Análisis de Interfaz con Lógica Negativa



## Caso en que $DSPL=1 - LC=0 - LD=0$

# Análisis de Interfaz con Lógica Negativa

Según LKT en la malla de entrada (LC), resulta:

$$V_{DD}-V_{OC} = V_{EBQ} + I_{BQ}R_{BC}$$

$$V_{DD}-V_{OC} = V_{BEQ} + \left(\frac{I_{CQ}}{h_{FE}}\right)R_{BC}$$

$$V_{DD}-V_{OC} = V_{BEQ} + \left(\frac{N_{seg}^{\circ}I_D}{h_{FE}}\right)R_{BC}$$

Entonces:

$$R_{BC} = \frac{V_{DD}-V_{OC} - V_{BEQ}}{\frac{N_{seg}^{\circ}I_D}{h_{FE}}} = \frac{5V - 0,1V - 0,72V}{\frac{7 * 12mA}{10}} \cong 500\Omega$$

## ON CHARACTERISTICS

|                                                                                            |                                           |               |                                |                       |                               |     |
|--------------------------------------------------------------------------------------------|-------------------------------------------|---------------|--------------------------------|-----------------------|-------------------------------|-----|
| DC Current Gain<br>( $I_C = -100\text{ mA}$ , $V_{CE} = -1.0\text{ V}$ )                   | BC327<br>BC327-16<br>BC327-25<br>BC327-40 | $h_{FE}$      | 100<br>100<br>160<br>250<br>40 | -<br>-<br>-<br>-<br>- | 630<br>250<br>400<br>630<br>- | -   |
| Base-Emitter On Voltage<br>( $I_C = -300\text{ mA}$ , $V_{CE} = -1.0\text{ V}$ )           |                                           | $V_{BE(on)}$  | -                              | -                     | -1.2                          | Vdc |
| Collector-Emitter Saturation Voltage<br>( $I_C = -500\text{ mA}$ , $I_B = -50\text{ mA}$ ) |                                           | $V_{CE(sat)}$ | -                              | -                     | -0.7                          | Vdc |

BC327-40 ON Semiconductor®





Figure 5. “On” Voltages

# Análisis de Interfaz con Lógica Negativa

Según LKT en la malla de salida (LD), resulta:

$$V_{DD} - V_{OD} = V_{EC_{sat}} + V_D + I_{PORT}R_D$$

$$V_{DD} - V_{OD} = V_{CE_{sat}} + V_D + I_D R_D$$

Entonces:

$$R_D = \frac{V_{DD} - V_{OD} - V_{CE_{sat}} - V_D}{I_D}$$

$$R_D = \frac{5 - 0,1V - 0,05V - 1,83V}{12mA} \cong 250\Omega$$

### ON CHARACTERISTICS

|                                                                                            |                                           |               |                                |                       |                               |     |
|--------------------------------------------------------------------------------------------|-------------------------------------------|---------------|--------------------------------|-----------------------|-------------------------------|-----|
| DC Current Gain<br>( $I_C = -100\text{ mA}$ , $V_{CE} = -1.0\text{ V}$ )                   | BC327<br>BC327-16<br>BC327-25<br>BC327-40 | $h_{FE}$      | 100<br>100<br>160<br>250<br>40 | -<br>-<br>-<br>-<br>- | 630<br>250<br>400<br>630<br>- | -   |
| Base-Emitter On Voltage<br>( $I_C = -300\text{ mA}$ , $V_{CE} = -1.0\text{ V}$ )           |                                           | $V_{BE(on)}$  | -                              | -                     | -1.2                          | Vdc |
| Collector-Emitter Saturation Voltage<br>( $I_C = -500\text{ mA}$ , $I_B = -50\text{ mA}$ ) |                                           | $V_{CE(sat)}$ | -                              | -                     | -0.7                          | Vdc |

BC327-40 ON Semiconductor®






Figure 5. “On” Voltages


# Ejercicio Anexo 2: Circuito de Visualización de Datos

El siguiente ejemplo consiste en la implementación de un algoritmo en ASM que sea capaz de realizar la multiplexación de un conjunto de 3 displays de 7 segmentos, para la visualización de datos numéricos.

## Circuito Esquemático



# Arquitectura del Software



# Arquitectura del Software

## Tablas de Decodificación para Displays

Para la creación de tablas, la posición a leer de la misma se realiza mediante el control del registro PCL.

|                    |
|--------------------|
| TABLE_DECO_DSPL_AC |
|--------------------|

| Tabla |            |
|-------|------------|
| ADDWF | PCL,F      |
| RETLW | Carácter_1 |
| RETLW | Carácter_2 |
| ...   | ...        |
| RETLW | Carácter_n |

Donde Carácter\_1, Carácter\_2, ... , Carácter\_n son los valores a almacenar en la tabla, correspondientes a los valores que serán visualizados en los displays.

La estrategia a seguir para consultar algún valor de la tabla consiste en cargar en el registro W la dirección de la tabla donde se encuentra el valor a leer y después llamar a la subrutina (Tabla) mediante una instrucción CALL. Posteriormente, mediante la instrucción RETLW se devuelve el valor direccionado al retornar de la subrutina.

## Tablas de Control de Activación para Displays

|                  |
|------------------|
| TABLE_ON_DSPL_AC |
|------------------|

| Tabla |           |
|-------|-----------|
| ADDWF | PCL,F     |
| RETLW | PORTA OFF |
| RETLW | RA0 ON    |
| RETLW | RA1 ON    |
| RETLW | RA2 ON    |

Donde RA0\_ON, RA1\_ON, RA3\_ON son los valores a almacenar en la tabla, correspondiente a los bits de control del Puerto A para los displays.